Les solutions SynaptiCAD

VeriLogger Pro
Libérez vous de la tache longue et fastidieuse consistant à écrire à la main des tests benches VHDL ou Verilog. À la place, générez les à partir de diagrammes temporels en utilisant Waveformer Pro, Verilogger Pro ou TestBencher Pro de SynaptiCAD.

VeriLogger Pro offre un environnement complet de conception et de vérification pour le concepteur d'ASIC et de FPGA. Il comporte un nouveau type de simulateur Verilog enfoui qui offre toutes les caractéristiques d'un simulateur Verilog traditionnel avec le générateur de vecteur de test le plus puissant de la planète.

Le test des modèles est si rapide avec Verilogger Pro qu'il est maintenant possible d'effectuer des vraies vérifications « bottom-up de chaque modèle du « design ». Les vecteurs de test peuvent être importés depuis un analyseur logique Agilent, un générateur de patterns ou d'un simulateur « tierce partie » VHDL, Verilog ou SPICE.
Les opérations de simulation comprennent la visualisation des formes d'ondes, la simulation optimisée « gate-level », la gestion hiérarchique des projets et l'exécution en temps masqué (batch).

En savoir plus...

BugHunter Pro de SynaptiCAD
V2V le traducteur Verilog <-> VHDL
Gigawave Viewer de SynaptiCAD
TimingDiagrammer de SynaptiCAD
DataSheet Pro de SynaptCAD
TestBencher Pro de SynaptiCAD
WaveFormer Pro de SynaptiCAD